随着对更高性能的不断追求，数据有效窗口的单位间隔(UI)继续缩小。在1gb /s速率下，UI为1000ps，在5gb /s时收缩为200ps，在10gb /s时收缩为100ps。100 ps的数据有效窗口，非常少的Tj(总抖动)在系统不能持续可靠地传输和接收数据之前是可以容忍的。
在这些速度下，Tj结果需要大于100 ps，rj(随机抖动)在1-ps范围内。哪些技术和工具可以用来描述这些飞秒计时系统的特征?
从根本上说，随着速度的提高，高速I/O设计比以往任何时候都更具挑战性。许多最新的标准要求误码率(BER)为10-12年在物理层。由于UI变小，因此保持错误率变得越来越困难。
这最终意味着设备级的抖动必须继续缩小。例如，5gbits /s的SuperSpeed USB 3.0指定RjRMS为2.42 ps，而SFP (Small Form-Factor Pluggable)标准为10gbits /s，指定为Tj以28 ps和R发音j要求约1ps。
时机分析开始发挥作用
定时抖动是所有电气系统不受欢迎的伴侣，使用电压过渡来表示定时信息。随着信号速率的继续攀升和电压波动的收缩以节省电力，系统中的抖动成为一个重要的百分比的信号间隔。
在这种情况下，抖动成为基本的性能限制。表征抖动的能力对于成功部署高速Gen 3系统至关重要，可靠地满足其性能要求。
在每个时钟上，数据层和下降边缘和上升边缘(图1)在D处，如图所示。数据的这种锁存是数据通信的关键方面。工具，无论是示波器还是软件模拟，都可以用眼图来表示。
同样在每个时钟上，边缘的计时位置(如果有的话)对时钟与数据延迟统计分布有贡献。这种位移被称为抖动或时间间隔误差(TIE)。
TIE是相对于已知或恢复的时钟测量信号的定时误差。在串行数据应用程序中，TIE通常称为抖动。TIE很重要，因为它显示了累积效应，即使是少量的抖动也会随着时间的推移而产生。在一个说明性的例子中领带的标准偏差(图2)是9.6 ps，每1 ns有一个时钟边缘。
然而，在单个波形上测量抖动的其他方法包括周期抖动和周期抖动。周期抖动是对信号(通常是重复信号)从一个边缘到另一个相似的重复边缘的测量。常用周期测量工具从信号的上升沿测量到下一个上升沿。
在一些数据传输方法中，如DDR (double data-rate)存储器，上升边和下降边都用来对数据位进行计时。在这种情况下，测量变成了半周期测量。在获取周期测量的重要样本后，标准偏差和峰值可以得到解决。这个统计信息就是信号中的周期抖动。
周期对周期的抖动是对刚刚测量的周期的简单算法的应用。如果两个相邻周期的计时信息已知，则它们之间的差就是周期与周期之间的变化:周期1减去周期2。同样，在获取周期的重要样本并测量它们之间的差异后，可以解决标准差和峰值。这个统计信息就是周期对周期的抖动。
抖动的组件
将抖动分解为它的组成部分提供了更高的精度和深入了解误码率性能的根本原因。的抖动模型(图3)最常用的是基于层次结构的。虽然还有其他分析抖动的方法，但光纤信道抖动和信号质量规范(FC-MJSQ) T11工作组已经认可了这种方法，它是最流行的，因为它直接显示了与误码率性能相关的组件。
在这个层次结构中，总抖动（tj）首先分为两类随机抖动（rj)和确定性抖动(Dj）。确定性抖动进一步细分为几个类别：定期抖动（Pj，有时也称为正弦抖动或Sj），占空比依赖的抖动（DCD）和数据依赖抖动（DDj也称符号间干扰(ISI)。一个额外的类别(有界和不相关的抖动，或BUj)有时也用。
测量组成T的每一个分量j在高信号速率下，需要仪器具有低噪声地板、平坦的频率响应、低抖动测量地板和低触发抖动。例如，安森半导体公司发现，它需要小于200 fs的RMS系统抖动和高带宽的仪器来描述其高速ECL器件的特性。芯片设计者发现，几皮秒的信号偏移，甚至一些在飞秒范围内的信号偏移，都可能会破坏发送(TX)和接收(RX)的性能。1
虽然大多数串行通信标准规定了抖动的公差或限制，但这些标准在其规范中可能是模糊的，或者使用不同的原理来分析抖动。标准文档倾向于概述可量化的抖动限制，但对于确定给定应用程序中哪种类型最关键可能没有提供太多的指导。所有形式的抖动都有可能破坏系统误码率，不同的工具在检测它们时有不同的强度。
解决具有挑战性的抖动测量
实时示波器是采集和分析抖动最常用的仪器。现代数字化仪器已经跟上了数据速率增长的步伐，并可以配备集成的软件应用程序，对抖动及其组件进行详细分析。
但可选择的范围并不局限于实时数字化信号分析仪(DSAs)和数字荧光粉示波器(DPOs)。其他完全不同的工具也有自己的优势，而且它们的一些度量功能是重叠的。其中包括误码率测试器(bert)、抖动分析器、计数器计时器和频谱分析器。
因为它是电子研究，开发和工程中使用的最常见的测量工具之一，因此当需要调查抖动问题时，实时示波器可能是第一道防线。DSA / DPO可以在带宽和分辨率范围内解决几乎各种抖动测量。
DSA/DPO方法具有抖动测量的通用性，因为它可以捕获被测设备(DUT)许多操作周期的很长时间窗口。因为示波器的样本存储器保存了很长一段波形活动的历史，所以我们可以研究各种各样的属性，如上升时间、脉宽和各种抖动。可处理10gbit /s数据速率的高端示波器的适用规格包括:
- 20-GHz带宽
- 一个低抖动噪声地板名义上为300 fs (300 × 10-15年s)，最大限度地减少示波器对DUT抖动测量的贡献
- 8位采集，提供了足够的动态范围，目前大多数串行标准和适合16级调制方案
这个等式的一个重要部分是自动化抖动测量和分析的工具集。抖动测量是一个很少见的学科，但它适合于特定应用软件解决方案(假设示波器平台支持这些功能)。
有些应用的需求超过了实时DSA/DPO的能力。仪器的实时带宽和分辨率必须与DUT的数据速率和谐波进行权衡。而且，某些形式的多电平调制可能会增加仪器区分电平的能力。在这种情况下，另一种抖动测量工具将是更合适的。
采样示波器
采样示波器为抖动测量的任务带来了宽带宽度。观察具有高达60 Gbits的数据速率的信号可能是唯一有效的选项。此外，当需要捕获相对“慢速”信号的谐波时，采样示波器是合适的。
采样示波器依赖于重复的输入模式，以建立由无数个周期采集的样品组成的波形采集。许多类型的串行设备提供可以产生这些重复波形流的诊断回路，或者可以使用外部数据生成器作为驱动源。
采样示波器可以配备特定应用的抖动/噪声分析软件包，提供抖动分析功能，如抖动分离、噪声分离和误码率眼估计。
影响抖动测量的范围规格
计时精度是单次射击计时测量最重要的规范，因为它决定了这些测量将如何接近真实值。它同时考虑了可重复性和分辨率规范。
此外，定时精度取决于许多因素，包括采样间隔、时基精度、量化误差、插值误差、放大器垂直噪声和采样时钟抖动。这些因素中的每一个都会导致定时误差。所有这些因素的组合导致了delta计时精度规范(DTA)。对于高端示波器，delta时间精度(DTA)规格类似于方程1,地点:
A =输入信号振幅(V)
TRM = 10% ~ 90%测量上升时间(s)
N =输入参考噪声(Vrms.）
tj=短期/中期孔径不确定度(srms.）
TBA =时基精度(2 ppm)
持续时间=增量时间测量(秒)
上述所有假设由高斯滤波器响应产生的边缘形状。
特定仪器指定的DTA的详细信息可以在其手册中找到。通常，该规范意味着对于任何边沿到边沿的计时测量，您可以确定结果的准确性，保证和可追溯至NIST。
上面的方程包括尺度和信号幅值、输入噪声等影响因素。DTA的整个主题过于复杂，无法在本讨论中涵盖，但当试图在飞秒级描述计时系统时，应该考虑它。
测量分辨率
测量分辨率定义了可靠检测测量变化的能力。它不应与测量精度甚至测量重复性混淆。
在时序测量中，分辨率是识别信号时序微小变化的能力，无论这种变化是有意的还是噪声的结果。硬件计数器的位宽，甚至计数器的电子带宽，都可能限制计时分辨率。或者它可能像执行数学平均限制时间分辨率的软件一样晦涩难懂。
在硬件定时器中，与典型的时间间隔分析仪（TIA，SIA）一样，时序分辨率在硬件上限制为数百来自FemtoSeconds。如果硬件计数器或其等效电路在5 GHz时钟时钟，则无法检测到任何小于0.2 PS的变化。这是设备的物理限制。
采样率、插值精度和基于软件的数学库限制了实时示波器的时间分辨率。使用50 gsample /s的采样率和SIN(X)/X插值，可以实现数十飞秒的分辨率。因为这种情况下的分辨率是基于数学库的，所以真正的分辨率在亚飞秒范围内(0.0001 ps)。
分辨率意味着测量时间上非常小的变化的能力。但这可能并不总是正确的。当变化小于仪器内部的固有测量噪声时，会发生什么?因此，当测量小振幅的噪声或抖动时，必须考虑整个系统的噪声地板。仅仅知道系统的分辨率不足以理解分辨率、精度或整体能力的真正限制。
抖动噪音
抖动噪声地板（JNF）是抖动测量的内在仪器噪声部分。它设置可检测抖动的下限。JNF附近的抖动幅度变得客观地不可观察。验证JNF的一种方法是测量无噪声，完全定时的信号。虽然完美的信号很少，但适当的源可以用来展示抖动噪音。
通常建议使用具有低相位噪声的高精度RF发电机进行此测试。其他方法包括使用短路传输线，使得反射脉冲是不变的，并且测量反射脉冲宽度。
高端示波器的JNF方程为方程2,地点:
A =输入信号振幅(V)
TRM = 10％至90％测量的risetime
N =输入参考噪声(Vrms.）
FSj=全尺寸输入范围
tj=短期/中期孔径不确定度(srms.）
以上所有的假设都是一个由高斯滤波器响应产生的边缘形状。
利用TIE测量JNF是因为它包含了信号中的任何相位误差，无论是高频误差还是低频误差，是单事件误差还是累积误差。此外，使用实时仪器，TIE方法的参考可以是一个计算出的完美时钟。示例显示了非常低的领带(图4)在使用DPO/DSA实时示波器的振荡器上使用328fs RMS。
影响JNF测量的另一个因素是确定抖动噪声的频带，包括结果。所有噪声（包括抖动）都可以具有波长从公里到埃的频率分量。测量JNF时，还应说明附带频率范围的限制。通常，这些数字是JNF的最长记录长度和最大采样率的代表。
目前市场上表现最好的fpga之一是Altera Stratix IV，其数据速率为11.3 Gbits/s。如图所示测试报告（图5）由高性能采样示波器采集的数据生成，Tj用r在22.18 ps下进行测试j只有395英尺。
结论
随着系统性能和数据速率的不断提高，抖动分析是一个日益重要的挑战。当数据有效窗口的UI变得更小时，Tj需要低于100 ps与rj有几种方法可以进行超精确的抖动测量，每种方法都有其独特的优点和局限性。
实时示波器可以处理大多数抖动测试与分析应用程序，提供统计和波形信息。当有问题的信号以超过20gbits /s的速度运行时，采样示波器将接管抖动测量。对于非常精确的抖动测量，越来越有必要密切关注给定仪器的计时精度、分辨率和抖动噪声地板。
参考
1.美国泰克(无日期)。案例研究:ON Semiconductor;从检索www2.tek.com/cmsreplive/pmrep/4130/2006.05.02.13.09.47_4130_EN.pdf
