半桥GaN FET模块采用QFN

2015年3月25日

德州仪器公司已经开发了一个完整的功率级，包括一个驱动器和两个GaN fet成半桥结构。功率级封装在一个QFN包，并优化频率高达5 MHz。

山姆·戴维斯

德州仪器公司在半桥结构中封装了两个GaN fet和一个高频门驱动器，可以产生80v、10a的电压。LMG5200功率级(图1）具有先进的多芯片封装技术，并优化支持功率转换拓扑工作在高达5 MHz的频率。LMG5200输入兼容ttl，可耐受高达14 V的VCC。表1LMG5200的引脚连接说明。

1.LMG5200 GaN场效应晶体管功率级简化图。

LMG5200是一个完整、可靠的功率级，由性能优化的驱动器和功率GaN FET组成。所有器件都安装在一个完全绝缘的封装平台上，封装寄生元件最小化。在封装设计时特别考虑，可使共源电感、栅环电感和功率环电感显著降低。

这种半桥GaN功率级集成了两个，18个mΩ GaN fet，具有高侧和低侧栅极驱动器。在模块中包括栅极驱动器，通过减少关键栅极驱动回路中的寄生电感，提高了功率级效率。此外，高侧和低侧门驱动器之间的传播延迟是匹配的，以实现非常严格的死区时间控制。在基于网络的应用中，控制死区时间是保持高效的关键。你可以独立控制HI和LI输入，以最小化硬开关降压变换器低侧场效应晶体管的第三象限导通。HI和LI与驱动器之间的传播不匹配非常小，无论是下降阈值还是上升阈值，都允许在10 ns范围内出现死区时间。与栅极驱动器共同封装GaN FET半桥，最大限度地降低了影响硬开关拓扑的共源电感。

下载本文的。pdf格式
这种文件类型包括高分辨率的图形和原理图(如适用)。

带有箝位的自举电路防止高侧栅驱动超过GaN fet的最大栅源电压(V_GS)，无需任何额外的外部电路。栅极驱动器在VCC和bootstrap (HB-HS)导轨上有一个欠压锁定(UVLO)。当电压低于UVLO阈值电压时，器件忽略HI和LI信号，以防止GaN fet部分开启。在UVLO以下，如果有足够的电压(VCC > 2.5 V)，驱动器主动拉低高侧和低侧栅极驱动器输出。200毫伏的UVLO阈值迟滞防止抖振和由于电压尖峰不希望的开启。

为了简化制造，LMG5200的6mm × 8mm QFN包不需要填充，有时用于满足漏电击穿要求。此外，从新型高频无线充电到48v电信和工业设计，其占地面积的减少增加了GaN电源设计在广泛应用中的采用。

由于在封装和设计布局过程中会出现寄生效应，基于氮化镓的功率设计与驱动电路有关联的不确定性。因此，使用高开关频率GaN fet的设计人员必须注意板的布局，以避免振铃和电磁干扰。LMG5200使用的外部组件的合理布局是实现预期性能的关键。此外，为栅驱动器和引导输入电容提供高频解耦的电容器布局对于确保在高压开关和电流换向过程中没有栅驱动器的损失是至关重要的。

为了防止过热导致的灾难性故障，在最坏的情况下，LMG5200在环境温度下的pc板表现出低热阻是至关重要的。通过遵循多层板设计的指导原则(http://www.ti.com/lit/an/snva729/snva729)，您将获得集成栅极驱动器和GaN FET半桥模块在热和电方面的最大效益。

为了使快速开关的效率效益最大化，优化板的布局以实现最小的功率回路阻抗是非常重要的。当使用一个超过两层的板，你可以最小化功率回路寄生阻抗，通过有返回路径的输入电容(VIN和PGND之间)小，直接在第一层下面。回路电感由于电感抵消而降低，因为返回电流直接在下面，并在相反的方向流动。这也是至关重要的，VCC电容器和引导电容器是尽可能接近的设备和第一层。LMG5200的AGND连接不应直接与PGND连接，这样PGND噪声不会由于HI和LI信号注入噪声而直接使AGND移位，造成杂散开关事件。在布局中使用适当的间距以减少漏电，并根据应用污染水平保持所需的间隙。

2.在buck变换器中，板级寄生产生LMG5200â的关键电源回路。VCC和AGND之间有红环和绿环，也有环路。

图2确定了板级寄生对LMG5200关键回路性能的影响。高功率回路电感(红色显示)导致开关节点上的显著超调。超调量由于开关损耗增加而导致效率损失。为了最小化这种回路电感，关键是使用布局技术，有效地消除寄生回路电感。

寄生开关节点电容的增加也是一种开关损耗机制，因为寄生电容随开关周期对开关节点电压进行充放电。通过减少交换节点平面与地平面和VIN平面的重叠，减小交换节点的电容。为了减少增加的开关节点电容，建议在金属2平面和可能的后续层中为开关节点设置一个切口。此外，敏感的控制和模拟信号应远离SW引脚和开关节点网络，以减少耦合和干扰。将电源电感放置在尽可能靠近IC的地方，以尽量减少开关节点的面积，减少寄生电容和电磁干扰。

为了消除输入功率的杂散损耗，减小输入去耦电容对VCC和AGND的寄生电感。同样地，为了防止高侧驱动器的功率损失和引起欠压锁紧，可以通过选择合适的电容器和建议的布置技术来减小自举电容和HB-HS之间的附加电感。

下载本文的。pdf格式
这种文件类型包括高分辨率的图形和原理图(如适用)。

适当的低侧和高侧驱动器的电源旁路是必不可少的，以提供稳定的开关性能，而没有故障。使用0402大小的电容器，放置在紧邻IC的顶层，使自举电容到HS-HB的痕量电感最小。

选择0402电容进行VCC解耦，以最小化从电容到V的痕量电感_CC, AGND别针。这些回路中的电感过大会导致栅极驱动的高侧和低侧丢失，这将损害效率和电路性能。如果电感高，那么驱动信号的虚假损耗低于欠压锁定阈值，将导致器件完全关闭栅极电源，以防止损坏GaN fet。

除了LMG5200评估模块(EVM)，设计师可以更快地开始使用PSpice软件和TINA-TI<http://www.ti.com/lit/tsc/snom478)>模型，模拟LMG5200的性能和开关频率的优势。