智能高级合成(HLS)工具套件支持基于c++的算法开发

2021年9月2日

该解决方案增强了Microchip的PolarFire fpga在边缘计算系统中用于硬件加速的可访问性。

卡洛琳传动装置

相关: 微芯片技术

边缘计算应用中结合性能和低功耗的需求，推动了将fpga用作节能加速器的需求，同时也提供了灵活性和加快了上市时间。然而，绝大多数的边缘计算、计算机视觉和工业控制算法都是由开发人员用c++开发的，他们对底层FPGA硬件知之甚少或根本不了解。

为了实现这个重要的开发社区，Microchip Technology在其PolarFire FPGA家族中增加了一个名为SmartHLS的HLS设计工作流，通过允许c++算法直接转换为FPGA优化的寄存器传输级别(RTL)代码，大大提高了生产率和设计的易用性。

Microchip FPGA业务部门副总裁Bruce Weyer表示:“SmartHLS增强了我们的Libero®SoC设计工具套件，并使我们屡获殊荣的中端PolarFire和PolarFire SoC平台的巨大优势，可用于各种算法开发人员社区，而无需成为FPGA硬件专家。”“与我们的VectorBlox神经网络软件开发工具包一起，这些工具将极大地提高设计师的生产力，使用基于C/ c++的算法，为嵌入式视觉、机器学习、电机控制和基于fpga的硬件加速器的工业自动化等应用创造最前沿的解决方案。”beplay体育手机登录

基于开源Eclipse集成开发环境，SmartHLS设计套件使用c++软件代码生成HDL IP组件，用于集成到Microchip的Libero SmartDesign项目中。与传统的FPGA RTL工具相比，这使得工程师能够在更高的抽象级别上描述硬件行为。与其他HLS产品相比，它通过多线程应用程序编程接口(Application Programming Interface, API)并发执行硬件指令，并简化了复杂硬件并行性的表达，从而进一步提高了生产率，同时减少了开发时间。

SmartHLS工具所需的代码行数比同等的RTL设计少10倍，其结果代码更容易阅读、理解、测试、调试和验证。该工具还简化了对硬件微架构设计权衡的探索，并使开发人员现有的c++软件实现现在可以与PolarFire FPGA和FPGA soc一起使用。

开发者现在可以使用SmartHLS v2021.2工具启动设计，该工具可以在Microchip网站上找到。这是最近发布的一部分Libero SoC V2021.2设计套件也可以作为独立软件使用。