ImperAs软件是RISC-V处理器验证技术的创建者，确认硅实验室选择了AmperAs RISC-V参考模型，作为其RISC-V处理器验证工作的一部分。为了解决RISC-V的灵活性和可配置性，重要的是参考模型支持用户和特权模式加上所有标准批准的RISC-V规范变量选项。此外，为了支持芯片设计调度，refence模型还需要维护所有规范子集参考的可配置性选项。
开放标准RISC-V ISA的一个优点是可能将基本功能扩展或修改为独特的设计解决方案。采用经过良好的现有开源RISC-V核心IP作为稳定和稳定的起点是一种方法，可以在完全清新的开发中提供几个优势，只需从开放标准RISC-V ISA规范中说明。显然，任何新的修改或扩展都需要详细分析和测试，但在处理器的情况下，还必须注意不要影响任何潜在的功能或引入意外后果。
ImperAs SystemVerilog封装的Golden参考模型支持步骤和比较验证，这对于解决与动态异步事件和调试模式操作相关的TestCase场景至关重要。这些可交付成果是采用者扩展和扩展验证计划以及可与他人共享的新核心修改或扩展的起始点。
“硅实验室选择了ImperAs模拟工具和RISC-V型号，因为我们的设计验证（DV）流量，因为模型的质量和易于使用者的易于使用者的易用性，”Silicon Labs的研发高级总监Sebastian Ahmed表示。“risc-v核心的Imperas Golden参考模型及其与处理器RTL DV流量的经验对我们的决定也至关重要。”
“在开源项目和商业处理器IP的许多方面之间存在明确的差异，但所有项目中的常见线程是硅设备中的采用和成功实施的常见线程，”Imeras Software Ltd.的首席执行官Simon Davidmann表示：“成功实施”对于任何RISC-V核心最终依赖于验证的质量。通过在他们的高级SystemVeriLog UVM测试环境中包括ImperAs RISC-V Golden参考模型，Silicon Labs可以充满信心地验证他们的设计。“
