今天，可以用各种半导体IP制造芯片，从中央处理器(cpu)和图形处理单元(gpu)到电源管理和其他模拟设备，就像报纸头版的文章一样，排列在一块硅板上。不仅soc的设计时间越来越长，增加了整体工程成本，而且制造成本也在增加。
测试硬件和软件是否正常运行的成本也越来越高。UltraSoC正在努力改变这一现状，它已经宣布了一种新的调试工具，可以评估完整的soc，而不仅仅是单个内核。UltraSoC表示，新的UltraDevelop工具可以降低开发成本，节省时间，甚至增强运行在多核多线程芯片上的软件，使用多种不同的架构。
UltraDevelop的设计初衷是将UltraSoC IP核嵌入芯片中，用于检测故障和其他异常。这个基于eclipse的工具让客户能够深入了解在芯片制造之后，硬件组件是如何与固件和软件交互的。这与传统的电子设计自动化工具形成了鲜明对比，传统的电子设计自动化工具通常是在硅出厂之前使用的。
去年，该公司筹集了640万美元的风险投资，以招聘更多员工，并加强其核心开发工具，这些工具已经赢得了包括微芯片技术(Microchip Technology)、海思矽(HiSilicon)、英特尔(Intel)和pingtue Semiconductor在内的客户。该公司成立于2005年，由首席执行官鲁珀特·贝恩(Rupert bain)领导，还开发了支持新的开源RISC-V架构的调试工具。
如今，设计芯片意味着混合和匹配来自不同供应商的半导体核心，通常基于不同的CPU架构，如ARM、RISC-V和MIPS。为了支持计算机图形或机器学习，加速器，如Imagination的gpu或Cadence的dsp也被嵌入到系统中。但向更小技术节点的转变带来了新的动力和热限制，提高了制造成本。
其他因素也在加剧开发成本。这些组件正在更频繁地交换信息，以支持数据中心、智能手机、工厂和汽车中的新应用程序。为了处理机器学习任务，中央处理器需要将大量数据转移到内存控制器和加速器中，这两者都将与网络上的其他电路相互作用——noc将芯片连接在一起。
Semico Research分析师Rich Wawrzyniak在一份声明中解释说:“今天的SoC，异构多核现在很普遍，面临着系统复杂性的挑战，这正推动着SoC设计成本的不断增加。”他补充说:“能够将SoC视为一个整体的工具，而不仅仅是在供应商的竖井中，可以对工程生产率产生重大影响，进而对上市时间和工程成本产生重大影响。”
UltraSoC公司表示，UltraDevelop允许客户查看整个系统，而不是为芯片内的每个架构使用单独的工具。该工具可以同时处理20多种处理器架构，包括ARM、MIPS和RISC-V等。UltraSoC表示，新产品将在明年第一季度面向早期客户。该公司表示，一般可用性将紧随其后。
该工具使用人工智能更准确地检测异常，定位热点，并发现故障的根本原因。这些新功能可用于测试汽车芯片的功能安全性或检测安全漏洞，例如一个未经授权的进程试图访问受保护的内存。UltraSoC还表示，它们可以用来识别在芯片上运行的软件的低效或其他缺陷。
Semico的Wawrzyniak指出:“随着新的电子设计自动化软件的出现，模拟和仿真已经取得了进步，但集成和验证却没有。”“开发团队迫切需要能够帮助他们管理这种复杂性的技术，这意味着让他们能够实时、交互式地查看自己的设计，并且能够满足他们的细节要求。”
