本文是其中的一部分TechXchange：RISC V
如今，许多公司都在探索免费、开源的硬件和软件，以替代封闭、昂贵的指令集架构(isa)。RISC-V是一个自由、开放和可扩展的ISA，它重新定义了芯片设计的灵活性、可伸缩性、可扩展性和模块化(图1)．尽管RISC-V拥有丰富的生态系统和越来越多的实际实现，但仍有一些关于RISC-V的误解，使一些公司未能充分意识到它的好处。
1.RISC-V是一个开放、免费的ISA，通过开放的标准协作实现处理器创新的新时代。
让我们进一步了解关于RISC-V ISA的几个误区，以更好地理解该体系结构的技术、工具和需求，以及如何使用它来加速创新和降低成本。
1.RISC-V是另一种处理器设计。
RISC-V是一个开放的固定ISA。标准扩展可以选择性地实现，但基本ISA是永久冻结的。因为ISA是固定的，所以软件只需要编写一次，并且它可以在任何RISC-V内核上永远运行。创新可以通过利用开放ISA来加速。组织能够为其特定的应用程序优化和定制设计。RISC-V是开源硬件，就像Linux是开源软件一样。
2.RISC-V纯粹用于学术界，而不是工业。
许多公司正在实施RISC-V，以实现其核心业务的货币化。IP供应商，如安第斯山脉的技术，Codasip，Bluespec,Cortus它们都提供了用硅实现的RISC-V内核。SiFive拥有可授权的IP核以及基于RISC-V的可定制硅，包括今天出售的32位RISC-V SoC。Microsemi(图2)，隆隆声发展,VectorBlox提供在fpga中运行的软RISC-V核。例如，在2016年11月30日举行的第五届RISC-V会议上，一款全量生产的延时相机使用了IGLOO2 FPGA中的RISC-V核。
2.Microsemi公司的IGLOO2 FPGA采用了RISC-V IP核。
3.没有FPGA核或集成设计环境，我可以用来评估RISC-V。
Microsemi在这一领域处于领先地位支持RISC-V核的fpga和集成开发环境(IDE)，SoftConsole它支持RTG4、IGLOO2和PolarFire fpga上的RISC-V ISA的开发和调试。虚拟平台(软件仿真)对于评估RISC-V -也很有价值治之拥有32位和64位RISC-V isa和用于RISC-V上的软件开发、调试和测试的IDE (M*SDK)的模型。这些型号也可通过开放的虚拟平台的网站。此外，为了评估RISC-V设计，潜在用户可以使用SiFive的HiFive1产品，一个基于risc - v，兼容arduino的板。
4.RISC-V要求您支付使用许可证的费用。
任何想要使用RISC-V核心的人都可以免费这样做——使用RISC-V ISA不需要许可费。例如，许多软RISC-V内核可以从Microsemi免费下载GitHub网站或他人。对于商业终端产品，RISC-V商标或RISC-V标志的使用仅在RISC-V基金会成员协议中授予的许可下被允许。关键的一点是ISA有一个许可的许可证。
5.制造RISC-V核心的公司必须与客户分享他们的IP。
对于任何实现RISC-V ISA的IP，都没有授予回授要求。设计者可以自由地开发私有实现用于商业开发，或者开源实现用于共享。RISC-V基金会鼓励这两种类型的实现。
此外，一些支持RISC-V的软件工具包括特定的IP。通常这些工具，如Antmicro和Imperas的工具，使用的是类似于加州大学伯克利分校(University of California, Berkeley)的Berkeley Software Distribution (BSD)许可证;不需要公开发布IP。
6.RISC-V处理器的速度和效率不如x86或ARM处理器。
处理器的速度和效率完全取决于实现的质量，包括微架构设计、电路设计和使用的工艺技术。从根本上说，RISC-V实现的效率不应该低于x86或ARM;事实上，RISC-V ISA设计的模块化使得实现比x86或ARM等传统ISA更高效。因为RISC-V ISA是开放的，所以每个人都有效地拥有一个微架构许可，可以为他们的应用程序实现最优化的处理器。
7.RISC-V的软件工具还不存在。
RISC-V支持在2017年5月被添加到GNU/GCC和GNU/GDB工具链中。低级别虚拟机(LLVM)工具也可以通过RISC-V网站获得。这两个都可以在RISC-V软件工具页面．
Antmicro有一个用于RISC-V的指令集模拟器(ISS)。QEMU在其ISS环境中也支持RISC-V。Imperas拥有一个完整的基于虚拟平台的软件开发环境M * SDK产品。Microsemi有其基于eclipse的用于RISC-V软件开发的SoftConsole IDE。
SiFive还提供了一个免费的、基于eclipse的IDE调用自由工作室．
8.多个RISC-V核心不能在同一设计中运行，也不能与另一个处理器一起运行。
RISC-V和其他处理器核心可以有类似的行为。例如，SiFive宣布了一个32和64位核的多核RISC-V解决方案。RISC-V内核可以运行有序或无序的操作。RISC-V核心也被用作微控制器，与Athena TeraFire密码处理器一起提供高级的安全特性。32位RISC-V核心负责配置TeraFire核心将在PolarFire FPGA中实现的安全数据通信类型。
9.信任RISC-V内核是危险的。
如果IP核的寄存器传输级别(RTL)是可用的，并且基于众所周知的开放规范，那么就可以对其进行检查和分析——这是设计安全性的一个非常重要的特性。当为FPGA使用软RISC-V核心时，可以检查整个RTL设计，以确保其安全性。这在封闭处理器架构中是不可能的，无论它们是软处理器还是硬处理器。有人可能会说，这使得RISC-V比ARM或英特尔核，或任何不能访问RTL的专有软核更安全。
10.Linux操作系统不支持RISC-V。
相反，它支持几种不同版本的Linux，包括Yocto。当前的RISC-V Linux开发是基于4.6版本的Linux内核，并且RISC-V补丁集是包含在4.14内核合并窗口中的一个很好的路径。这意味着RISC-V将很快成为Linux的主流平台。与自制的ISA不同，RISC-V ISA的开放和协作性质实际上使公司更容易协调他们的Linux和其他操作系统支持工作，改善每个人的软件体验，并降低成本。
11.将RISC-V设计从FPGA移植到ASIC是不可能的。
一些IP供应商有运行在fpga上的仿真平台。Codasip和SiFive都有可以移植到定制硅上的核心FPGA原型。作为FPGA供应商，Microsemi为其RISC-V软核提供RTL。有了RTL，将一个端口移植到ASIC非常简单，而且不需要支付IP许可或版税。
抛开这11个神话，开发人员就有机会认识到RISC-V所提供的所有优势，从而使整个生态系统受益。有关更多信息，请转至RISC-V基金会或Microsemi RISC-V信息．
Ted Marena是Microsemi的RISC-V营销委员会副主席，RISC-V基金会，FPGA/SoC营销总监。
