惠普的美工图形芯片:高度集成和系统集中

2020年7月6日

图形芯片编年第4卷第2期——惠普的艺术家图形芯片是一种高度集成的设备，设计时考虑到系统，将几乎整个GUI加速器结合在一个芯片上。唯一未集成的主要功能是帧缓冲区。

Jon Peddie.

相关: Jon Peddie研究

>>电子设计资源
.. >>图书馆：文章系列
. . . .>>系列:图形芯片编年史
.. .. .. >>本系列介绍
. . . . . .< <英特尔i740

1993年，面对Sun Microsystems的繁重竞争，HP为其新的32位HP 9000/712工作站设置了设计目标，以便在其制造成本的一小部分中达到1992年代工作站和服务器的性能水平。他们的目标是早期的HP 9000/735。为实现这一目标，HP就是用于图形处理器组件的VLSI技术，当时是最先进的。

他们提出的是系统的核心：着名的PA-RISC CPU。CPU同样令人印象深刻的协作者是HP的艺术家芯片，它取代了公司的CRX Window Accelerator加载项（AIB）。该板标志着窗口系统加速的标准化图形硬件架构的开头。

CRX标志着窗口系统加速标准化图形硬件架构的开头。选择该架构的简单性，并为其呈现给软件驱动程序开发人员的清洁模型。惠普最重要的设计决策之一是仅加速关键原语 - 一种RISC方法。许多前面的控制器选择加速了大量的图形操作，例如椭圆和算术像素操作。使用这些控制器设计的图形子系统通常是昂贵的并且仅展示中等窗口系统性能。在CRX和随后的加速器中，包括712型的图形芯片，HP决定加速较小但仔细选择的基元集，这些原语在以下部分中描述。

当惠普的工程师们着手解决降低成本的问题时，芯片主要致力于解决三个方面的问题(按优先级排序):

快2 d GUI
支持本地和局域网/广域网上的数字视频解压缩
有效的3 d图形

此外，设计人员包括：

向量，矩形，框架缓冲位bitblt，文本光标硬件
位/像素帧缓存访问模式，VRAM块写
布尔光栅操作
两个查找表以减少调色板冲突

Artist图形芯片结合了GUI加速器、帧缓冲控制器(32位宽)、两个查找表(LUTs)、视频计时、光标控制和一个集成的LUTs - dac。该芯片能够支持1 ~ 2mb的VRAM，在72hz非交错刷新时提供最高1280 × 1024分辨率的8位。第9位控制两个lut - dac之一的选择。该芯片还包括一个内置可编程锁相环，消除了对计时晶体的需要。

该设计平衡了CPU和图形控制器的优势，在CPU上运行视频压缩解压缩，在Artist图形芯片上进行色彩空间转换和压缩解压缩。

HP还开发了一种专有的颜色压缩算法，可以在保留前面的外观时将24位颜色挤压为8位。

艺术家芯片的表现在当时令人印象深刻:

大矩形填充850 mpixels /秒
载体/秒（10像素随机）21米/秒
10 × 10个矩形1.7M/秒
文本(6 × 13个字符/秒)1M
3D变换矢量/秒> 1米
帧缓冲位blt(未对齐像素/秒)47 M

CPU处理转换和剪裁以及多边形的照明，Z缓冲和像素颜色插值。艺术家芯片在框架缓冲区中照顾矢量光栅化和颜色压缩。该芯片添加了70 ns vRAM并包括37.5纳秒（NS）页面模式速度，使用VRAM的平面掩模的功能，扩展数据输出和块副本。结果，该芯片可以为恒定颜色对象提供850个mmixels /秒。

该芯片有525,000个晶体管，采用0.8微米的3层(铝)HP CMOS26B工艺。模具尺寸为9.7 mm × 12.1 mm, HP将其封装在208引脚金属QFP或240 MQFP封装，并带有平板驱动器输出。该芯片具有40- 80mhz的GUI/RAM时钟，并产生25- 135mhz的视频输出——在最坏的情况下，它只使用了3.5瓦(W)。

降低成本是图形芯片设计的主要目标。惠普成功了:Model 712图形子系统的制造成本是原始CRX图形子系统成本的1/3。此外，入门级1024 × 768像素的图形芯片成本比CRX子系统低5倍。

这些成本降低主要通过侵略性的整合。图形芯片表示CRX系列一系列优化的高峰，几乎将整个GUI加速器与单个芯片相结合。唯一未集成的主要功能是帧缓冲区。

HP艺术家芯片是第一个采用软件可编程分辨率的芯片之一。以前的工作站图形子系统的问题之一是它们以固定的视频分辨率和刷新率运行。这在工厂和客户升级期间配置系统中的问题。

艺术家图形芯片并入了一个先进的数字频率合成器，可以生成视频子系统所需的时钟。基于HP专有数字锁相环（PLL）技术的合成器允许软件可配置性和视频信号的频率。因此，可以在不改变任何视频硬件的情况下连接备用监视器。最初，芯片支持这些配置：