你会学到什么：
- 材料对设计可靠装置的影响。
- 如何在SiC MOSFET设计中发挥重要作用。
- 确定SiC MOSFET的配合率。
毫无疑问，像碳化硅(SiC)这样的宽禁带材料的材料特性允许比硅基(Si)结构有更高的性能。但是，要想达到甚至超过硅器件的可靠性，需要在设计上进行创新，并进行严格的测试和评估，以满足客户的要求。
SIC在电源开关设计中的优势在很大程度上是材料特性的函数。与硅相比的10X更高的介电击穿强度使得快速的单极高压装置具有低面积的导通电阻（R达森）。该优点允许更高的功率密度和/或简化用于设计电源或其他开关系统的冷却方法。
然而，设计一贯可靠的器件，必须考虑基于不同材料的功率半导体的物理性能差异。特别是在SiC及其衬底材料SiO的界面处的缺陷足迹2，导致低通道移动性。为了补偿这种缺陷，在导通状态下的应用电场，特别是在平面SiC MOSFET中，大于Si MOSFET（4至5 mV / cm，而硅装置中的3mV / cm）。
较高的电场值的结果是氧化场应力在开启状态。今天的碳化硅MOS器件在平面界面上的缺陷密度比通常在硅基器件上看到的要高得多。
在设备几何形状方面，MOSFET单元设计的常用平面方法导致界面之间的两个点 - 在栅极和源之间的导通状态，以出于上述原因，并且栅极漏极在阻挡模式下重叠。最大限度地减少在国家的压力，英飞凌采用沟槽MOSFET电池结构的SiC MOSFET(图1)因此，在反向偏压下，场应力主要与沟槽角隔离。
在开启状态下，不需要过多的场，因为缺陷密度在90°。倾斜的晶面更低。在细胞设计中(图2)在满足性能和可靠性要求的同时，栅氧化物中的电场在开、关两种状态下都受到限制，以达到所需的导通电阻。
在沟槽单元中，栅极氧化物中的电场在满足特定导通靶的同时受到导通状态和断开状态的限制。通过驱动电压实现低导通电阻（V.GS.在4.5V的典型栅极 - 源极 - 阈值电压下为15V，这是SIC晶体管景观中的基准。图3图表在室温和高温下，英飞凌1200 -V SiC沟MOSFET的输出特性，以及作为温度的函数的导通电阻的可变性。
包装是实现碳化硅效益的关键
当然，目标应用中的切换性能是MOSFET设备的最终目标。在这方面，影响切换能力（SC）和切换损耗的SiC MOSFET的主要特性是电容。封装设计在最大限度地降低开关损耗方面发挥着重要作用，这主要是导通损耗。Kelvin触点是优选的，因为它们将电流分离在负载和控制路径中，因此有助于防止可能增加动态损耗的DI / DT诱导的反馈。
热性能也是包选择中的重要标准。虽然SiC通常具有较低的绝对损失，但那些发生的人集中在芯片的小区域中。低流浪电感有助于管理高DI / DT斜率并最大限度地减少临界电压峰值。
此外，特别是对于并行芯片的多芯片封装，需要设计支持对称排列的芯片。基于这些原因，TO-247-4型封装是离散器件和模块(如Infineon EASY平台)的理想解决方案。
测试使低贴合率和高栅极氧化物可靠性
考虑到一种能够降低氧化场应力的电池结构，英飞凌测试了SiC沟槽MOSFET的可靠性和强度，目标是优化设计以获得最佳的场可靠性。强度是指设备承受特殊压力的能力，如短路或脉冲电流。可靠性与设备在规定的寿命内运行的稳定性有关。这通常被量化为超时故障(FIT)率，这是一段时间内可接受的故障数量的声明。
涉及可靠性的两个因素是宇宙射线效应和栅氧化稳定性，有效总FIT率确定为这两个因素的总和(图4)。以与基于SI的设备相同的方式确定宇宙射线效果的图，具体技术设定目标水平的实验。这是一种良好的做法，通常通过优化设备的漂移区中的电场分布来解决。
碳化硅的低氧化物FIT率是通过作为制造QA的功能进行筛选来实现的。这种筛选的目标是将受外部缺陷影响的器件数量减少到10ppm或更少。电筛是生产中常用的检测方法。
英飞凌使用加速栅极氧化物应力试验，以评估SiC MOSFET的导通状态可靠性100天在150°C。每次1,000个装置的样品组经受不同正栅极应力偏差的三个应力，典型的结果图5。通过基于测试结果的优化，调整栅极氧化物以将距离小于10的1,000个设备的故障减少到30 V（推荐栅极偏置的两倍），仅在1,000中失效，并且在25 V和15 V中失效。
通过适当设计p区，屏蔽敏感区域来控制氧化应激，并通过重复的应力测试和细胞设计的微调来细化氧化应激。设备系列的最终生产水平是在对5000台设备在150°C, VGS.= -5 v和vDS.= 1000v，设备零故障。
结论
在英飞凌的650 v CoolSiC MOSFET系列中，系统的设计、测试和参数的微调，如与1200 v SiC MOSFET相关的栅氧化层厚度。该公司的目标是为设计人员提供在功率转换和电源应用中，为硬开关和谐振开关应用提供无与伦比的效率和可靠性的设备。
