更快的运行时性能，实时访问内置的Verilog仿真覆盖指标，以及用于波形分析的统一图形环境，这些都是VERA测试台自动化工具5.0版所承诺的。它还与Synopsys的VCS Verilog模拟器以及一个分析器紧密集成，帮助设计者识别性能瓶颈，实现更快的测试平台。
大量的优化加在一起提高了整体模拟性能。通过VCS直接内核接口(DKI)， VERA和VCS之间的直接链接取代了使用Verilog编程语言接口(PLI)的传统的、速度较慢的方法。使用VERA 5.0和VCS 6.0.1的模拟现在的运行速度是早期版本的两倍。VCS DKI是仿真内核的一个优化的直接接口，通过减少PLI开销和使VCS仿真优化应用于设计来加快整体仿真的速度。
随着更快的整体仿真性能，VERA 5.0提供了对内置VCS覆盖指标的实时访问。这种综合能力包括线路、切换和条件覆盖，集成到高速模拟引擎中。此外，模拟器自动提取状态机的状态和转换覆盖，消除了VERA用户手动定义覆盖对象的需要。这些覆盖率指标，连同VERA中可用的功能覆盖率数据，让设计师将他们的验证工作瞄准设计中未测试的部分。这消除了测试台冗余，提高了整体验证效率。
VERA 5.0现在可用。开发人员的技术许可证起价为23,690美元，为期一年。运行许可证的起价为一年5640美元。风投公司对为期一年的技术订阅许可的起价为20,250美元。
集成电路制造有限公司委托新思科技有限公司(800) 541 - 7737;www.synopsys.com。
