英特尔正在扩大其先进的封装军火库，以努力重建其在芯片制造技术的领先地位。英特尔公司推出了三种新技术，用于用更小的硅片制造芯片，并在封装中提高它们之间的带宽。联合emib、ODI和MDIO是在上周SemiCon West大会之前宣布的。
该公司已经开始销售用于数据中心和个人电脑的芯片，这些芯片由硅片组装而成，通常被称为芯片。这些组件包括cpu、gpu和各种其他预制功能的ic，包括模拟、内存和电源管理。芯片通过安装在封装中的互连线进行通信，就好像它们共享同一个芯片一样。
在全球最大的微处理器制造商英特尔(Intel)，先进封装正在发挥越来越大的作用。英特尔去年在研发上投入了135亿美元，该公司表示，芯片将使其能够提供比目前性能更高、功耗更低、速度更快、成本更低的芯片。高级封装基本上是在PCB上排列离散ic的小规模版本。
随着摩尔定律(Moore’s Law)——数十年来一直是电子行业的黄金法则——的发展放缓，这家硅谷公司正面临这一问题，这一点变得越来越重要。10纳米生产节点的开发延迟给英特尔带来了沉重打击。该公司去年将芯片制造的领先地位拱手让给了台积电(TSMC)，后者已开始为AMD和其他竞争对手供应7纳米芯片。
这家总部位于加州圣克拉拉的公司认为，包装在重新确立其主导地位方面发挥着关键作用。英特尔正在描绘一幅未来的图景，它将从可互换的集成电路中组装芯片，而不是将所有相同的部件塞进一个独立的片上系统(SoC)。在过去的十年里，研发成本也在飙升，扰乱了芯片制造业的经济。
英特尔已经开始使用其嵌入式多模互连桥(EMIB)来销售芯片。EMIB使得在水平平面上连接芯片成为可能，就像拼图一样。EMIB是一个小硅桥塞在封装之间建立一个高带宽通道。英特尔在其Stratix X FPGA和Kaby Lake G中使用了EMIB，后者结合了英特尔的核心CPU和AMD的Radeon GPU。
去年，英特尔推出了Foveros芯片堆叠技术，该技术可以在三维空间中连接芯片。这些层通过被称为硅通孔(tsv)的电连接连接在一起。英特尔的首个Foveros芯片代号Lakefield，将在2019年底前开始发货，在一个22纳米的芯片上堆叠一个10纳米的CPU，用于模拟、内存和其他基本IP。
英特尔正在将这两种先进封装与新的联合emib技术结合在一起。该公司表示，它可以使用co-EMIB将3d堆叠的foos芯片整合到使用EMIB的相同封装中。英特尔表示，这种封装芯片的性能与单片芯片基本相同。英特尔表示，堆叠的芯片还可以绑定到内存、模拟和其他高带宽、低功耗的芯片上。
这使得英特尔的co-EMIB技术成为高性能服务器芯片的理想选择。使用微型芯片也可以降低成本。更小的硅片不容易受到生产缺陷的影响，从而提高了产量。即使一个芯片有缺陷，英特尔也可以将有缺陷的组件移除并替换掉，而不必丢弃整个芯片组。
先进封装的另一个优点是能够在最适合的工艺上生产每一片硅片。这可能意味着结合10纳米CPU、14纳米I/O、22纳米内存、28纳米模拟和180纳米电源管理，使用英特尔的co-EMIB。Chiplets也可以改变，以增加或减少功能，抑制总成本和上市时间。
这也降低了英特尔使用芯片库来制造定制芯片的门槛。在数据中心的人工智能工作和物联网设备等领域，定制变得越来越重要，在这些领域，通用芯片被认为是不够的。英特尔去年同意收购Netspeed Systems，这是一家销售各种芯片和内存组合工具的初创公司。
英特尔表示，它将能够通过其全方位互联技术(简称ODI)以新的方式组装堆叠芯片。堆栈中的顶部芯片可以以类似于EMIB的方式与其他芯片进行水平通信。但它也通过大的垂直通孔与基底硅模进行通信有点类似于福沃斯。英特尔的ODI技术还允许将电源从基板输送到顶部芯片。
英特尔组装和测试开发总经理Babak Sabi表示，该计划是“开发领先技术，将芯片和芯片连接在一个封装中，以匹配单片系统芯片的功能。”更先进的封装可以让英特尔“灵活地将IP块和处理技术与新设备形式的各种内存和I/O元素混合搭配。”
英特尔还推出了一种被称为管理数据输入/输出(Management Data Input/Output，简称MDIO)的模对模接口，它将用来控制芯片之间的通信。该公司表示，新协议具有更好的功率效率，针速和带宽是该公司目前高级接口总线(AIB)的两倍以上，AIB是EMIB的核心组件。英特尔计划在2020年的某个时候开始使用MDIO。
其他公司也在大力推广先进包装技术。在全球拥有450多家客户的台积电计划在2021年开始使用其SoIC芯片堆叠技术生产芯片。AMD最新的服务器芯片系列代号为“Rome”，其CPU内核基于台积电(TSMC)的7纳米，I/O基于Globalfoundries的14纳米。这些芯片通过AMD的Infinity Fabric连接。
美国国防部高级研究计划局(DARPA)也在尝试制定芯片标准。这些标准可以作为英特尔、台积电和其他使用芯片进行内部使用的公司所推行的专有互连技术的替代方案。该机构的CHIPS计划旨在使来自任何公司的芯片能够与任何其他公司的芯片接口，使先进封装的普及。
但英特尔认为自己在异质整合方面占了上风。今年5月,英特尔的工程总监,没吃Redunchintala说,它应该能够提供客户扩展“摩尔定律”在每个流程节点通过加倍晶体管密度和性能的另一个摩尔定律”的节点通过使用先进的包装和改革其架构。
