赛灵思公司提供超大、快速的fpga，推动28nm技术(参见Xilinx统一FPGA Line)．那么，如何在前沿领域进行改进呢?把一堆FPGA切片叠加在一起怎么样?这就是Xilinx在其新产品上所做的Virtex-7 2000T(图1)．
Virtex-7 2000T实际上是一种多芯片解决方案，不使用传统的、昂贵的多芯片封装方法。相反，Xilinx在芯片和BGA封装之间使用了一个无源中间层。这种方法允许Xilinx使用2.5D堆叠硅互连技术封装68亿个晶体管。
与3D晶体管方法不同(参见摩尔定律在22nm 3D晶体管上的延续)Xilinx的方法是将传统的FPGA芯片沿边缘放置在中间层的顶部。现在的芯片已经做到了4个28nm FPGA切片(图2)．
这些片之间没有直接连接。相反，芯片通过中间层通过芯片底部的一组微凸点连接。信号路径从芯片下降，穿过中间层，直到下一个芯片。这些连接很短，允许在片之间传递10,000个连接。这与FPGA互连结构很好地吻合。更重要的是缺少I/O接口来完成这一壮举。
I/O连接通过中间层到芯片载体。这允许来自任何片的I/O连接，而不仅仅是一个或两个。
多个FPGA芯片之间的传统连接需要在I/O连接之间通过链路。fpga有很多引脚，但这些数量在数百和高速SERDES甚至更有限。将fpga放在多芯片载波上只会使解决方案更小，但并不能解决I/O问题。Virtex-7 2000T确实回答了这个问题，它带来了许多其他替代产品无法提供的功能。
最初，Xilinx芯片有4个相同的片，最多可以包含72 x 13 Gbit/s的SERDES。交替布局有三个片和两组8个28 Gbit/s的SERDES在阵列的两端(图3)．在这种情况下，设计人员得到了13gbit /s和28gbit /s的SERDES。在单片设计中，开发人员经常必须在两者之间做出选择。
在插入层中包含不同的切片的能力导致了一些非常有趣的配置。例如，较慢但功率较低的切片可以与这些高速切片混合。Xilinx已经统一了它的(参见Xilinx统一FPGA Line)其Artix-7、Kintex-7和Virtex-7行。许多应用程序需要高速计算，但不是整个设计。这允许粗粒度划分来优化成本和电力使用。此外，Xilinx Zynq系列中还包含了Cortex-A9这样的硬核处理器(参见Dual Cortex-A9 Micro中的FPGA包)．
低功耗是FPGA分片的主要优点之一。这种芯片使用了数十瓦的功率，简化了冷却要求。与更高的晶体管计数相结合，导致了用fpga取代asic和ASSPs的可能性。一个片甚至可以在ASIC或ASSP上找到特殊的专用电路，而其他片则是FPGA片。
在这一点上，这种高级的切片组合只是推测。逻辑上的设计很简单，但实际的实现要复杂得多，因为电力、冷却和互连仍然是一个挑战。另一方面，这种方法的优势是显著的，因为定制和验证是asic和assp的主要成本。将这些限制在一个片段中，同时保留FPGA的灵活性，这将为开发和部署带来重大好处。同样地，许多ASIC和ASSP解决方案可以简单地使用已经混合的FPGA片。
Virtex-7 2000T芯片的首批目标市场将是高性能应用领域，如大型fpga已经很普遍的军事和通信领域。混合切片扩大了目标受众，包括可能受到功率限制的移动应用程序。这一技术有可能应用于低端解决方案，但是否实用还有待观察。目前，Xilinx专注于需要大型fpga的应用程序的性能和功率效率。
从某种意义上说，将FPGA划分为片类似于向多核处理器的转变。在提供一个大的计算结构的同时，单个部件可以变得更高效。
开发人员将利用Xilinx的ISE设计套件，该套件已经用于当前的FPGA设计。ISE已升级为处理堆叠硅互连技术。对于Xilinx来说，这比最初预期的要容易。它有几个新的设计规则检查(drc)和路由规则，尽管高级设计可以调优布局，但它们都是透明处理的。PlanAhead和FPGA编辑器提供了FPGA布局的图形表示。交互式平面设计工具还包括分析和调试功能。采用混合切片的高级设计将需要更多的工作，但也使设计人员能够对分区有更多的控制。
1万个连接是很多的。切片还可以提供I/O链接，这些链接通过中间层的底部带出来。这提供了许多以前没有的灵活性。看看设计是如何利用这项技术的，这将是有指导意义的。
看看工程电视对于视频面试(手表组合多个FPGA片)Xilinx的利亚姆·麦登。
