• 资源
  • 成员
  • beplay体育 怎么样
  • 在线研讨会
  • Beplay信誉

    • 治之


    公司概述

    对治之

    RISC-V处理器模型和虚拟原型解决方案的提供商

    联系

    https://www.imperas.com

    所有内容来自Imperas

    2018beplay

    RISC-V处理器验证寻址
    2021年11月22日
    Codasip采用了Imperas参考设计和Imperas DV解决方案
    2018beplay

    为RISC-V P (SIMD/DSP)扩展提供的Imperas RISC-V参考模型
    2021年7月14日
    最新的Imperas仿真技术和RISC-V参考模型涵盖了SoC架构探索和早期软件开发的RISC-V P扩展。
    2018beplay

    SiFive为RISC-V核心知识产权组合提供合格的Imperas模型
    2021年7月1日
    SiFive基于Imperas专有仿真技术对SoC架构探索和早期软件开发的模型进行了优化。
    2018beplay

    在OpenHW生态系统中，Imperas为RISCV-V CORE-V开发者发布了ISS
    2021年3月30日
    Imperas仿真技术和openw CORE-V IP组合的RISC-V参考模型作为免费的指令集模拟器发布，用于软件开发。
    2018beplay

    在DVCon 2021年，Imperas与SystemVerilog联合创始人重聚
    2021年2月25日,
    Imperas邀请了Peter Flake, Simon Davidmann和Phil Moorby来讨论他们参与Verilog和SystemVerilog的创建。
    市场

    Imperas为RISC-V处理器验证系统做出了贡献
    2021年1月25日
    验证IP扩展了基于黄金参考模型和基于覆盖率的开发的浮点架构验证测试套件。
    2018beplay

    硅实验室使用Imperas RISC-V参考模型进行验证
    2020年12月10日,
    使用SystemVerilog UVM测试台架进行RISC-V处理器验证，在引用和RTL之间进行步进比较，用于覆盖分析的动态测试用例场景。
    Baidu