精密运算放大器在模拟和混合信号电路中起着至关重要的作用。应用范围从通过低侧分流器放大电压来测量大电流，到用作光电二极管输入的跨阻抗放大器(TIA)。如果您理解诸如转换速率和小信号上升时间等参数的细微差别，最小化与增益和非线性相关的误差，并坚持基本的PCB布局指南，您就可以加速成功的运放设计。
赞助资源:
转换速率与带宽
图1显示了一个精密的OPA391运放配置测量电压跨越400-米Ω对通过它的100-A电流进行分流．运放，具有100-kΩ反馈电阻和1-kΩ输入电阻(增益为101 V/V)，通过分流放大40 mv降产生4 V输出。
一个关键的问题是:在0到100-A电流步进后，运放电路需要多长时间才能达到4-V级?您可以参考OPA391的数据表，根据指定的1-V/µs典型的摆速，预测需要大约4µs的输出才能达到4 V。然而，并显示在图1模拟图，不是这样的。
运算放大器需要35ms才能达到4v电平，因为转换速率不是这里的限制因素。运放只有在响应大输入信号时才会转换。对于低40mv并联电压，限制因素为运放的小信号上升时间:
tR»0.35 / fC(以微秒为单位)
fC是放大器的有效带宽，它取决于放大器的增益带宽积(GBW)和电路的闭环增益(GCL)：
fC= GBW / GCL
OPA391的GBW是1，所以对于图1电路中，可以用上面的公式来计算tR如35 ms，这是在协议中图1仿真结果。
不过，您可以采取步骤改进瞬态响应。将两个方程合并成1 - tR»0.35克CL/ gbw表明，如果你把闭环增益减少10倍，你也会把上升时间减少10倍。
图2显示了图1通过将运放输入电阻改为11 kΩ，闭环增益降低了10倍的电路。然而，使用这种方法，您将面临一种权衡。为了在100-A分流电流下获得相同的4v输出电平，你需要将分流电阻增加10倍——达到4 mΩ。这种方法简化了tR到3.5 ms(其中转换速率成为限制因素)，但是4-mΩ分流将在100a时耗散40w，这可能不适合您的应用程序。
作为一种替代方案，您可以级联两个OPA391阶段，每个阶段的增益为10，但这是一个昂贵的解决方案，占用了相当大的电路板空间。另一种方法是用OPA392代替OPA391图1．OPA392的13兆赫的更高GBW将导致tR在GCL= 101。这里的权衡是OPA392的较高的静态电流:1.2 mA vs. 24µA。
实现一个蒂雅
基于光电二极管的光传感是一种常见的运放应用，应用范围从医疗设备到销售点(POS)机。大多数应用程序在光导模式下操作光电二极管，与一个运放在TIA配置转换电流为电压。
要实现TIA电路，可以使用精密的OPA3S328双运放提供±10µV的低偏置电压和±0.2 pA的低输入偏置电流。它还具有集成开关。QFN包中的版本包含一个集成的1-to-2交换矩阵和一个1-to-3交换矩阵，而DSBGA包中的版本包含两个1-to-3交换矩阵。
图3显示配置为可编程增益TIA的QFN包中的OPA3S328。它提供了选择开关在200-kΩ或2-kΩ反馈电阻使用设备的1到2开关矩阵。
开关导通电阻随电压和温度的变化而变化，会产生增益误差漂移以及与非线性和失真相关的误差，特别是在反馈电阻值较低的情况下。实际上，您可以通过使用QFN包的第二个开关矩阵直接在反馈电阻的终端上建立开尔文连接来消除这些错误(图4)．然后，您可以将封装的第二个运放配置为高阻抗缓冲器，导致通过第二组开关的电压降可以忽略不计。
PCB布局
除了应对诸如转换速率、小信号上升时间等参数和TIA等电路配置之外，模拟电路设计师还面临着与印刷电路板布局相关的其他挑战．为了获得最佳布局，避免90度角，保持轨迹短而宽，并保持组件紧密相连。连接运放的反相引脚尽可能短，以减少杂散电容。
此外，将解耦电容尽可能地放置在运放电源引脚附近。如果你使用多个去耦电容，将最小的一个放在离电源引脚最近的地方，不要在去耦电容和电源引脚之间放置过孔。最后，倒出至少一个坚实的地面。
结论
对增益、GBW和转换速率等参数的透彻理解，可以帮助您快速设计运放电路，通过低侧分流测量电压或转换光电二极管的输出电流为电压。完成电路设计后，遵循一些基本的PCB布局指导方针，以确保成功的最终产品。
赞助资源:
_and_Applications.png?auto=format&fit=crop&h=139&w=250&q=60)
